DIALOG(R)File 352:Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

XRPX Acc No: N97-151193

LC panel substrate used in active matrix type LCD device — has pixel electrodes which are connected to electrode signal that are laminated with their respective switching elements, for each substrate block

Patent Assignee: TOSHIBA KK (TOKE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP **9043630** A 19970214 JP 95191962 A 19950727 199717 B

Priority Applications (No Type Date): JP 95191962 A 19950727 Patent Details:

Patent No Kind Lan Pg Main IPC

Filing Notes

JP 9043630 A 4 G02F-001/136

Abstract (Basic): JP 9043630 A

The LC panel substrate (10) has multiple pixel electrodes (13r, 13g, 13b) formed in shape of a matrix on its surface. Each pixel electrode is connected with respective electrode signal lines (11r, 11g, 11b) at its perimeter, which are in-turn connected to their respective switching elements (12r, 12g, 12b).

The multilayered signal lines are laminated with their respective switching elements for each substrate block.

ADVANTAGE - Reduces wiring area of electrode lines on substrate. Enables enlargement of pixel electrode.

Dwg. 2/4

Title Terms: LC; PANEL; SUBSTRATE; ACTIVE; MATRIX; TYPE; LCD; DEVICE; PIXEL; ELECTRODE; CONNECT; ELECTRODE; SIGNAL; LAMINATE; RESPECTIVE; SWITCH;

ELEMENT; SUBSTRATE; BLOCK Derwent Class: P81; U12; U14

International Patent Class (Main): G02F-001/136

File Segment: EPI; EngPI

DIALOG(R) File 347: JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

05428830 **Image available** LIQUID CRYSTAL PANEL SUBSTRATE

PUB. NO.:

09-043630 [JP 9043630 A]

PUBL I SHED:

February 14, 1997 (19970214)

INVENTOR(s): FUNASE TAKAHIRO

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

07-191962 [JP 95191962]

FILED:

July 27, 1995 (19950727)

INTL CLASS: [6] G02F-001/136

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD: RO11 (LIQUID CRYSTALS)

ABSTRACT

PROBLEM TO BE SOLVED: To provide a liquid crystal panel substrate for a bright liquid crystal display device by improving an opening ratio.

SOLUTION: Electrode wires 11r, 11g, 11b connected with switching elements 12r, 12g, 12b of each image electrode are arranged around multiple image electrodes 13r, 13g, 13b formed in a matrix form on a substrate surface and are wired together with every plural wires laminated in multilayers.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-43630

(43)公開日 平成9年(1997)2月14日

(51) Int. Cl. 6

識別記号

G02F 1/136

500

FΙ

G02F 1/136

500

審査請求 未請求 請求項の数4 〇L (全4頁)

(21)出願番号

特願平7-191962

(22)出願日

平成7年(1995)7月27日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 船瀬 貴裕

兵庫県姫路市余部区上余部50番地 株式会

社東芝姫路工場内


(74)代理人 弁理士 大胡 典夫

(54) 【発明の名称】液晶パネル基板

(57)【要約】

【課題】 開口率の向上をはかり、明るい表示の液晶表示装置用の液晶パネル基板を得る。

【解決手段】 基板の表面にマトリクス状に形成される 複数の画素電極 $1.3 \, r$, $1.3 \, g$, $1.3 \, b$ の周囲に設けられ、各画素電極のスイッチング素子 $1.2 \, r$, $1.2 \, g$, $1.2 \, b$ に接続される電極線 $1.1 \, r$, $1.1 \, g$, $1.1 \, b$ を複数 本ごとに多層に積層してまとめて配線する。



2

【特許請求の範囲】

【請求項1】 基板と、この基板の表面にマトリクス状に形成された複数の画素電極と、前記基板上で前記画素電極周囲に配線された電極線と、前記基板上に前記画素電極ごとに設けられ前記電極線にこの画素電極を接続するスイッチング素子とからなる液晶パネル基板において、前記電極線が複数本ごとに多層に積層して配線されていることを特徴とする液晶パネル基板。

【請求項2】 電極線がそれぞれ複数のゲート線と信号線からなり、スイッチング素子が前記ゲート線に接続さ 10 れるゲート電極、前記信号線に接続されるソース電極、画素電極に接続されるドレイン電極を有する薄膜トランジスタであり、前記信号線が複数本ごとに多層に積層して配線されることを特徴とする請求項1に記載の液晶パネル基板。

【請求項3】 複数の画素電極の組で1カラー画素を形成し、前記1カラー画素ごとに信号線が多層に積層されてなる請求項1または2に記載の液晶パネル基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は液晶表示装置に関し、とくにアクティブマトリクス型装置に用いる液晶パネル基板に係わるものである。

[0002]

【従来の技術】液晶表示装置は電極を対向させた一対の 基板間に液晶層を配置して構成され、電極間に電圧を印 30 加して液晶層の電気光学的特性を制御する。

【0003】液晶表示装置の一種であるアクティブマトリクス型装置は一方のガラス基板上に多数の独立した画素電極をマトリクス状に配置し、電極間に配線した電極線と各画素電極に付属したスイッチング素子を通して接続される。各画素電極面と対向基板上の対向電極とで1画素領域が形成され、電極線が配線された領域は液晶層を制御できないために、画素領域を格子窓状に残して非制御領域に遮光層を形成する。

【0004】すなわち、図4(a)(b)は従来の液晶 40パネル基板を説明するもので、図中、赤用画素電極3r、緑用画素電極3g、青用画素電極3bが並列されこれら電極の右側に赤用信号線1a、緑用信号線1g、青用信号線1bが配線され、さらに画素電極の下にゲート線4が配線され、各画素電極のTFTトランジスタ2r,2g,2bを介して画素電極に接続される。

【0005】このように各画素電極ごとに配線される電極線の領域は液晶層を制御しないために、遮光層で覆って光漏れを防ぐようにしているが、信号線が各色画素電極ごとに基板上に独立して配線されるために、この配線 50

領域が面積的に大きくなり、その分の遮光層の幅を広げるために格子窓の開口率が低下する。

【0006】開口率は高々50%程度であり、上記構造において開口率を改善することは困難であった。

[0007]

【発明が解決しようとする課題】液晶表示装置は表示画面を明るくすることが望まれ、従来装置では開口率の制限から明るい表示を得ることが難しい状態であった。

【0008】本発明は開口率の向上により、明るい表示の液晶表示装置用の液晶パネル基板を得ることを目的とするものである。

[0009]

【課題を解決するための手段】本発明は第1に、基板と、この基板の表面にマトリクス状に形成された複数の画素電極と、前記ガラス基板上で前記画素電極周囲に配線された電極線と、前記基板上に前記画素電極ごとに設けられ前記電極線にこの画素電極を接続するスイッチング素子とからなる液晶パネル基板において、前記電極線が複数本ごとに多層に積層して配線されていることを特徴とする液晶パネル基板を得るものである。

【0010】本発明は第2に、電極線がそれぞれ複数のゲート線と信号線からなり、スイッチング素子が前記ゲート線に接続されるゲート電極、前記信号線に接続されるソース電極、画素電極に接続されるドレイン電極を有する薄膜トランジスタであり、前記信号線が複数本ごとに多層に積層して配線されることを特徴とする液晶パネル基板を得るものである。

【0011】本発明は第3に、複数の画素電極の組で1カラー画素を形成し、前記1カラー画素ごとに信号線が多層に積層されてなる記載の液晶パネル基板を得るものである。

【0012】本発明は第4に、電極線が信号線であり、スイッチング素子が信号線と画素電極間に接続された2端子型非線形抵抗素子であり、前記信号線が多層に積層配線されてなる液晶パネル基板を得るものである。

[0013]

【発明の実施の形態】本発明の液晶パネル基板は、各画素電極の例えば信号線を複数個まとめて同一の基板領域に多重積層して配線することにより、基板に占める画素電極面積を大きくし、かつ電極間で配線のない領域の遮光層の幅を狭くして開口率を高めたものである。

【0014】図1乃至図3は本発明の一実施形態を示すものである。

【0015】図1は図2に示す本実施形態の液晶パネル基板10を用いた液晶パネルであり、液晶パネル基板10と対向基板20間に液晶層30が配置される。対向基板20の液晶層側の面は、赤フィルター21r、緑フィルター21g、青フィルター21bからなるカラーフィルター21の組が形成され、これらフィネター間に遮光層22が形成され、このフィルター21上に切れ目のな

4

い透明導電膜からなる共通対向電極23および配向膜24が形成されている。液晶パネル基板10の透明な例えばガラスの基板10a上に赤用画素電極13r、緑用画素電極13g、青用画素電極13bが形成され、その周囲に電極線11が配線され、さらに配向膜17が設けられる。

【0016】図2および図3は液晶パネル基板10を詳細に説明するもので、図2(a)(b)に基板上にマトリクス多数配列した画素電極の一部を、1カラー画素Aを構成する3画素電極トリオ13r,13g,13bを10代表して示す液晶パネル基板10を示す。これらの電極は赤用画素電極13r、緑用画素電極13g、青用画素電極13bでそれぞれの色の画素領域を形成する。画素電極間は相互に直接的に他の画素電極に隣接しており、これらに各画素電極に付属するスイッチング素子である薄膜トランジスタすなわちTFT12R,12G,12bを介して接続される信号線11r,11g,11bは隣接するカラー画素Bの電極との間に配線される。

【0017】信号線は図中、縦方向に延長されて示してあり、図3(a)に示すように、最下層の青用画素電極20の信号線11bから順に緑用画素電極の信号線11g、最上層の赤用画素電極の信号線11rと多重に絶縁層111を介して積層される。

【0018】これらの画素電極のゲート線14は図中、 横方向に各画素電極の下方にそって延長され、各画素電 極のTFT13r,13g,13bにゲート電極として 共通接続される。

【0019】図3(b)は各信号線の共通配線領域に最も近い青用画素電極13bのTFT12b付近のTFT構造と、配線と画素電極13bとの接続状態を示している。TFT12bは逆スタガ構造のTFTトランジスタであり、トランジスタのゲート電極を兼ねるゲート線14上にゲート絶縁層14lを有し、その上にa-Si膜からなる半導体層15bを形成する。この半導体層15bと一定の距離をおいて青用画素電極13bが設けられ、この半導体層15bおよび画素電極13b上に金属層16bが被着されて両者を接続する。この金属層16bはトランジスタのドレイン電極を形成する。

【0020】信号線共通配線領域から青用信号線11b 1がゲート線に沿って共通配線領域に直交する方向に延 40 長され、TFT13bに達し、半導体層15bに上記金 属層16bと一定の間隔をおいて接続される。この接続 部分はトランジスタのソース電極となる。

【0021】図3(c)は緑用画素電極のTFT12g付近のTFT構造と、配線と画素電極13gの接続状態を示している。TFT12gは逆スタガ構造のTFTトランジスタであり、トランジスタのゲート電極を兼ねるゲート線14上にゲート絶縁層142を有し、その上にa-Si膜からなる半導体層15gを形成する。この半導体層15gと一定の距離をおいて緑用画素電極13g

が設けられ、この半導体層15gおよび画素電極13g上に金属層16gが被着されて両者を接続する。この金属層16gはトランジスタのドレイン電極を形成する。【0022】信号線共通配線領域から緑用信号線11g1が青用信号線11b1上に積層されて直交する方向にゲート線14に沿って分岐延長され、TFT12bを経てTFT12gに達し、半導体層15gに上記金属層16gと一定の間隔をおいて接続される。この接続部分はトランジスタのソース電極となる。

【0023】図3(d)は赤用画素電極のTFT12r付近のTFT構造と、配線と画素電極13rとの接続状態を示している。TFT12rは逆スタガ構造のTFTトランジスタであり、トランジスタのゲート電極を兼ねるゲート線14上にゲート絶縁層143を有し、その上にa-Si膜からなる半導体層15rを形成する。この半導体層15rと一定の距離をおいて赤用画素電極13rが設けられ、この半導体層15rおよび画素電極13r上に金属層16rが被着されて両者を接続する。この金属層16rはトランジスタのドレイン電極を形成する。

【0024】信号線共通配線領域から赤用信号線11r 1が青用信号線11bl および緑用信号線11gl 上に 積層されて共通配線領域に直交する方向にゲート線14 に沿って分岐延長され、TFT12gを経てTFT12 rに達し、半導体層15rに上記金属層16rと一定の 間隔をおいて接続される。この接続部分はトランジスタ のソース電極となる。

【0025】図2(b)に示すように、ゲート線14に走査信号を印加し、各色の信号線11にデータ信号を印加することにより、TFTスイッチング素子12r,12g,12bがスイッチされ、画素電極13r,13g,13bに選択的に電圧が印加される。したがって、共通対向電極間に電圧が印加され、印加領域の液晶層30は電気光学的に制御されて、光スイッチまたは光弁として動作する。

【0026】図1(b)に示すように、画素電極13 r,13g,13bに1対1で対応して形成されるカラーフィルター21r,21g,21bの周囲に形成される遮光層22は、配線のある領域は幅広層221に、配線のない画素電極間の領域は幅狭層222に形成され、この遮光層22が形成する開口率は一例として75%であり、従来パネルに比べて、1.5倍、開口率が向上した。

【0027】以上実施形態で述べたように、電極線を多 重に積層することにより、ガラス基板上に占める電極線 の領域の面積割合を低減することが可能になり、開口率 を高めることができる。

ゲート線14上にゲート絶縁層142 を有し、その上に 【0028】本発明は、スイッチング素子としてTFTa-Si膜からなる半導体層15gを形成する。この半 のみならず、MIM素子などの2端子型非線形抵抗素子 導体層15gと一定の距離をおいて緑用画素電極13g 50 を用いた液晶パネル基板にも適用することができる。M

5

I M素子の配置されるパネル基板には信号線のみが配線されるが、複数画素電極例えば1カラー画素を形成する画素電極トリオごとに信号線共通配線領域を1か所にまとめて多重に積層することで、基板に占める配線領域の面積を低減し開口率を高めることができる。

[0029]

【発明の効果】本発明は、基板上の電極線の配線領域の 面積を低減し、画素電極の面積を拡大することができ、 開口率を向上することができる。

【図面の簡単な説明】

【図1】(a)は本発明の一実施形態を示す一部断面図、(b)は対向基板の一部平面図、

【図2】(a)は本発明の一実施形態の液晶パネル基板

の一部平面図、(b)は(a)の等価回路図、

【図3】 (a)、(b)、(c)、(d) は図2の一部 を示す断面略図、

【図4】従来装置を示すもので、(a)は一部平面図、(b)は(a)の等価回路図。

【符号の説明】

10: 液晶パネル基板


10a: 基板


11r、11g、11b: 信号線 1 12r、12g、12b: TFT

13r、13g、13b: 画素電極


14: ゲート線


【図1】






【図4】





[図2]



【図3】

